Синтез Verilog-проектов с помощью Altera QIS и их реализация в базис академическ