9.2. Синтез логических схем с одним выходом